라벨이 DDR5인 게시물 표시

삼성전자, 업계 최선단 14나노 EUV DDR5 D램 양산

이미지
삼성전자 가 EUV(극자외선, Extreme Ultra-Violet) 공정을 적용한 업계 최선단 14나노 D램 양산에 들어갔다. 삼성전자는 2020년 3월 업계 최초로 EUV 공정을 적용한 D램 모듈을 고객사들에게 공급한 바 있으며, 업계에서 유일하게 EUV 멀티레이어 공정을 적용해 최선단 14나노 D램을 구현하는 등 차별화된 공정 기술력을 선보이고 있다. 삼성전자는 반도체 회로를 보다 세밀하게 구현할 수 있는 EUV 노광 기술을 적용해 D램의 성능과 수율을 향상시켜, 14나노 이하 D램 미세 공정 경쟁에서 확고한 우위를 확보해 나갈 계획이다. 5개의 레이어에 EUV 공정이 적용된 삼성전자 14나노 D램은 업계 최고의 웨이퍼 집적도로 이전 세대 대비 생산성이 약 20% 향상됐다. 또한, 삼성전자 14나노 D램 제품의 소비전력은 이전 공정 대비 약 20% 개선됐다. 삼성전자는 이번 신규 공정을 최신 DDR5(Double Data Rate 5) D램에 가장 먼저 적용한다. DDR5는 최고 7.2Gbps의 속도로 DDR4 대비 속도가 2배 이상 빠른 차세대 D램 규격으로 최근 인공지능, 머신러닝 등 데이터를 이용하는 방식이 고도화 되면서 데이터센터, 슈퍼컴퓨터, 기업용 서버 시장 등에서 고성능 DDR5에 대한 수요가 지속 커지고 있다. 삼성전자는 업계 최선단의 14나노 공정과 높은 성숙도의 EUV 공정기술력을 기반으로 차별화된 성능과 안정된 수율을 구현해, DDR5 D램 대중화를 선도한다는 전략이다. 또한 삼성전자는 고용량 데이터 시장 수요에 적극 대응하기 위해 이번 공정으로 단일 칩 최대 용량인 24Gb D램까지 양산할 계획이다. 삼성전자 메모리사업부 D램개발실장 이주영 전무는 “삼성전자는 지난 30년간 끊임없는 기술 혁신을 통해, 반도체 미세 공정의 한계를 극복해 왔으며, 이번에도 가장 먼저 멀티레이어에 EUV 공정을 적용해 업계 최선단의 14나노 공정을 구현했다”며, “고용량, 고성능 뿐만 아니라 높은 생산성으로 5G·AI·메타버스 등 빅데이터 시대에 필요한

삼성전자, DDR5 D램 모듈용 전력관리반도체 공개

이미지
삼성전자 가 최신 DDR5 D램 모듈의 성능을 극대화하고 전력 사용을 최소화하는 전력관리반도체(PMIC, Power Management IC) 3종을 공개하며, 시스템반도체 라인업을 본격 확대한다. 삼성전자는 2010년 전력관리반도체 분야에 처음 진출한 이후 스마트폰, 태블릿 등 모바일용 제품과 PC, 게임기, 무선 이어폰에 탑재되는 전력관리반도체를 출시하고 있다. 삼성전자 전력관리반도체 3종(S2FPD01, S2FPD02, S2FPC01)은 DDR5 D램 모듈에 탑재돼 D램의 성능 향상과 함께 동작 전력을 감소시키는 핵심 반도체로 활용될 것으로 기대된다. 전력관리반도체를 외부 기판에 탑재하던 DDR4 D램와 달리, 최신 DDR5 D램부터는 전력관리반도체를 D램 모듈 기판에 직접 탑재한다. 전력관리반도체와 D램이 하나의 모듈에 위치하기 때문에 전원을 안정적이고 빠르게 공급할 수 있어 메모리 성능 향상과 동시에 오작동을 최소화할 수 있다. 삼성전자는 자체 설계 기술인 ‘비동기식 2상 전압 강하 제어 회로(Asynchronous based dual phase buck control scheme)’를 적용해 전압의 변화를 실시간으로 빠르게 감지하고 출력 전압을 일정하게 유지하게 했다. 이 기술을 통해 전력관리반도체는 초고속 DDR5 D램의 데이터 읽기, 쓰기 속도를 더욱 안정적으로 지원할 수 있고, 기존에 전압을 일정하게 유지하기 위해 탑재하던 적층세라믹콘덴서(MLCC)의 사용량도 줄일 수 있어 D램 모듈 설계 편의성이 높아졌다. 삼성전자는 엔터프라이즈용 전력관리반도체(S2FPD01, S2FPD02)에 출력 전압을 효율적으로 조정하는 자체 설계 방식인 하이브리드 게이트 드라이버(Hybrid Gate Driver)를 적용해 전력효율을 업계 표준보다 1% 포인트 높은 91%까지 향상시켰다. 한편, 데스크탑, 랩탑 등 클라이언트용 DDR5 D램 모듈에 탑재되는 전력관리반도체(S2FPC01)에는 저전력 90나노(nm, nanometer)공정을 적용해 칩 면적을 줄였다. 삼